

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

THIS PAGE BLANK (USPTO)

DIALOG(R)File 351:Derwent WPI
(c) 2000 Derwent Info Ltd. All rts. reserv.

011781960 **Image available**

WPI Acc No: 1998-198870/199818

XRPX Acc No: N98-157924

Substrate forming method for surface conducting electron source used in planar display device - involves forming lower wiring, insulating layer, electrode element and upper wiring on substrate, using mask and set of photopolymer layers

Patent Assignee: DAINIPPON PRINTING CO LTD (NIPPO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 10050207	A	19980220	JP 96206005	A	19960805	199818 B

Priority Applications (No Type Date): JP 96206005 A 19960805

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 10050207	A		7 H01J-009/02	

Abstract (Basic): JP 10050207 A

The method involves forming a lower wiring (25), insulating layer, electrode element and an upper wiring sequentially on a substrate (21). All the layers are formed on the substrate using a mask (23) and a set of photopolymer layers.

ADVANTAGE - Simplifies manufacturing process. Eases formation of substrate with laminated 3D shape.

Dwg.2/5

Title Terms: SUBSTRATE; FORMING; METHOD; SURFACE; CONDUCTING; ELECTRON; SOURCE; PLANE; DISPLAY; DEVICE; FORMING; LOWER; WIRE; INSULATE; LAYER; ELECTRODE; ELEMENT; UPPER; WIRE; SUBSTRATE; MASK; SET; PHOTOPOLYMERISE; LAYER

Derwent Class: V05

International Patent Class (Main): H01J-009/02

International Patent Class (Additional): H01J-009/36

File Segment: EPI

Manual Codes (EPI/S-X): V05-D01B3C; V05-D01C5; V05-D05C5

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特出願公開番号

特開平10-50207

(43) 公開日 平成10年(1998) 2月20日

(51) Int. Cl. ¹	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J	9/02		H 0 1 J	B
	9/36			A

審査請求 未請求 請求項の数 1 OL (全 7 頁)

(21) 出願番号 特願平8-206005

(22) 出願日 平成8年(1996) 8月5日

(71) 出願人 000002897

大日本印刷株式会社

東京都新宿区市谷加賀町一丁目1番1号

(72) 発明者 細谷 守男

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内


(74) 代理人 弁理士 土井 育郎

(54) 【発明の名称】 画像表示用素子基板の製造方法

(57) 【要約】

【課題】 工程の簡略化を図り、複雑な3次元積層形状を容易に作製できるようにする。

【解決手段】 絶縁性基板上に下配線、層間絶縁層、素子電極、上配線、電子放出部形成用薄膜を形成し、このようにして作製された電子源用基板に対してフォーミング処理を行って電子放出部を形成する画像表示用素子基板の製造方法において、下配線25、層間絶縁層、素子電極、上配線、電子放出部形成用薄膜の少なくとも1つを充填法により形成する。従来はこれらを総て蒸着法とフォトリソグラフィ法の組合せで作製していたのとは比べると、真空工程が無くなるか減少するので工程が簡略化する。また、複雑な3次元積層形状を容易に作製できるようになる。



【特許請求の範囲】

【請求項1】 絶縁性基板上に下配線、層間絶縁層、素子電極、上配線、電子放出部形成用薄膜を形成し、このようにして作製された電子源用基板に対してフォーミング処理を行って電子放出部を形成する画像表示用素子基板の製造方法において、前記下配線、層間絶縁層、素子電極、上配線の少なくとも1つを充填法により形成することを特徴とする画像表示用素子基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、表面伝導型電子放出素子を用いた画像表示装置に係り、詳しくはその素子基板の製造方法に関するものである。

【0002】

【従来の技術】近年、液晶を用いた平板型表示装置がCRTに代わって普及してきたが、自発光型でないためバックライト等を持たなければならない等の問題点があり、自発光型の画像表示装置の開発が望まれてきた。このような背景のもと、表面伝導型電子放出素子を多数配置した電子源と、電子源により放出された電子によって可視光を発生せしめる蛍光体とを組み合わせた表示装置である画像表示装置が提案されており、この画像表示装置は大画面でも比較的容易に製造でき、かつ表示品位の優れた自発光型表示装置であることから、最近特に注目されている。

【0003】上記の電子源については、例えば特開平7-176265号公報に技術開示がある。これに示されるように、電子源はその構成要素として、絶縁性基板、下配線（X方向配線）、層間絶縁層、素子電極、上配線（Y方向配線）、電子放出部を含む薄膜等を有している。以下、この公報に挙げられている電子源の製造方法を図1に示す工程図に沿って説明する。

【0004】-工程(a)-

清浄化した青板ガラス上に厚さ0.5 μ mのシリコン酸化膜をスパッタ法で形成した基板11上に、真空蒸着により厚さ50ÅのCr、厚さ6000ÅのAuを順次堆積した後、フォトリソグラフ（ヘキスト社製「AZ1370」）をスピナにより回転塗布、ベークした後、フォトリソマスク像を露光、現像して下配線のレジストパターンを形成し、Au/Cr堆積層をウェットエッチングして、所望の形状の下配線12を形成する。

【0005】-工程(b)-

次に、厚さ1.0 μ mのシリコン酸化膜からなる層間絶縁層13をRFスパッタ法により堆積する。

【0006】-工程(c)-

工程(b)で堆積したシリコン酸化膜にコンタクトホール14を形成するためのフォトリソパターンを作り、これをマスクとして層間絶縁層13をエッチングしてコンタクトホール14を形成する。エッチングはCF₄（反応性イオンエッチング）を用いた反応性イオンエッチング（Reactive Ion Etching）

法によった。

【0007】-工程(d)-

その後、素子電極15、16と素子電極間ギャップL1となるべきパターンをフォトリソ（日立化成社製「RD-2000N-41」）で形成し、真空蒸着法により厚さ50ÅのTiと厚さ1000ÅのNiを順次堆積した。フォトリソパターンを有機溶剤で溶解してから、Ni/Ti堆積膜の不要部分をリフトオフし、素子電極15、16を形成した。素子電極間隔L1は2 μ mとし、素子電極の幅を220 μ mとした。

【0008】-工程(e)-

素子電極15、16の上に上配線17のフォトリソパターンを形成した後、真空蒸着法により厚さ50ÅのTiと厚さ5000ÅのAuを順次堆積し、リフトオフにより不要部分を除去して所望の形状の上配線17を形成した。

【0009】-工程(f)-

電子放出部形成用薄膜のマスク（素子間電極ギャップL1及びこの近傍に開口を有するマスク）を用いて膜厚1000ÅのCr膜18を真空蒸着により堆積・パターンニングし、その上に有機Pd（東野製薬社製「ccp4230」）をスピナにより回転塗布、300℃で約10分間の加熱焼成処理をした。また、こうして形成された主元素としてPdよりなる微粒子からなる電子放出部形成用薄膜19の膜厚は100Å、シート抵抗は5 \times 10⁴Ω/□であった。なおここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接或いは重なり合った状態（島状も含む）の膜を指し、その粒径とは前記状態で粒子形状が認識可能な微粒子についての径を言う。

【0010】-工程(g)-

Cr膜18及び焼成後の電子放出部形成用薄膜19を酸エッチャントによりエッチングして所望のパターンを形成した。

【0011】-工程(h)-

コンタクトホール14部分以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ50ÅのTiと厚さ5000ÅのAuを順次堆積した。リフトオフにより不要部分を除去することにより、コンタクトホール14を埋め込んだ。

【0012】以上の工程により絶縁性基板11上に下配線12、層間絶縁層13、素子電極15、16、上配線17、電子放出部形成用薄膜19等を形成した。このようにして作製した基板をフォーミング処理を施していない電子源用基板と呼ぶ。

【0013】次に、この電子源用基板に対し、フォーミングと呼ばれる通電加熱処理によって電子放出部を形成して画像表示用素子基板を作製する。すなわち、素子電極15、16の間に電圧を印加することにより、薄膜1

9に通電し、これにより発生するジュール熱で薄膜19を局所的に破壊、変形若しくは変質せしめ、電気的に高抵抗な状態にした電子放出部を形成することにより電子放出機能を得る。

【0014】

【発明が解決しようとする課題】しかしながら、上記に説明した方法では、蒸着法とフォトリソグラフィ法を組み合わせているので、大面積化が難しい上に、製造コストと時間がかかるという問題点がある。

【0015】本発明は、上記のような問題点に鑑みてなされたものであり、その目的とするところは、工程を簡略化するとともに、複雑な3次元積層形状を容易に作製することが可能な画像表示用素子基板の製造方法を提供することにある。

【0016】

【課題を解決するための手段】上記の目的を達成するため、本発明は、絶縁性基板上に下配線、層間絶縁層、素子電極、上配線、電子放出部形成用薄膜を形成し、このようにして作製された電子源用基板に対してフォーミング処理を行って電子放出部を形成する画像表示用素子基板の製造方法において、前記下配線、層間絶縁層、素子電極、上配線の少なくとも1つを充填法により形成することを特徴としている。なお、フォーミング処理による電子放出部の形成方法は従来と同じである。

【0017】

【発明の実施の形態】以下、図面を参照しながら本発明の実施形態について説明する。

【0018】(下配線の形成) まず、図2(a)に示すように、基板21の上に感光性樹脂層22を設ける。具体的には、清浄化した青板ガラスの表面に厚さ0.5 μ mのシリコン酸化膜をスパッタ法で形成してなる基板上に、厚さ50 μ mのドライフィルムレジスト(日本合成化学工業社製「日合アルフォNEF150」)を加熱ラミネート法で1層積層した。次いで、図2(b)に示すように、基板21上の感光性樹脂層22を所望パターンマスク23を介して露光する。ここでは、超高压水銀灯を光源とする平行光プリンターを用いる。露光条件は波長265nmにて強度3200 μ W/cm²、照射量120mJ/cm²である。その後、図2(c)に示すように、現像を行って感光性樹脂層22の未露光部を除去する。ここでは、1%炭酸ナトリウム水溶液を用い、室温にてスプレー現像を行った。以上の工程で所望のパターンを持つひな形が得られた。

【0019】次に、図2(d)に示すように、感光性樹脂層22のひな形に電極形成用ペースト24を充填する。具体的には、Ag電極形成用ペーストを用い、スクリーン印刷用のスキージをひな形に接触させながら、パターンを斜めに横切るように移動させてペースト24を充填するとともに、はみ出した余分なペーストを掻き取るようにした。充填後、150℃にて20分乾燥させ、

この充填・乾燥工程を3回繰り返した。

【0020】そして、図2(e)に示すように感光性樹脂層22のひな形を除去し、焼成を行って下配線25を形成する。具体的には、40℃に保った無水炭酸ナトリウム3wt%水溶液に浸漬し、ドライフィルムレジストのひな形を剥離した。ペーストが剥がれることなく良好に剥離することができた。ひな形を剥離した後、ピーク温度580℃で焼成した。これにより高さ37 \pm 3 μ mの均一性の高い良好な電極配線が得られた。以上の工程により下配線25が形成できた。

【0021】(層間絶縁層の形成) 続いて、図3(a)に示すように、先の基板21上に感光性樹脂層26を形成し、当該感光性樹脂層26を所望パターンマスク27を介して露光する。具体的には、下配線25のある基板21上に厚さ50 μ mのドライフィルムレジスト(日本合成化学工業社製「日合アルフォNEF150」)を加熱ラミネート法で3層積層した後、超高压水銀灯を光源とする平行光プリンターを用いて露光した。露光条件は波長265nmにて強度3200 μ W/cm²、照射量120mJ/cm²である。その後、図3(b)に示すように、現像を行って感光性樹脂層26の未露光部を除去する。ここでは、1%炭酸ナトリウム水溶液を用い、室温にてスプレー現像を行った。以上の工程で、所望のパターンを持つひな形が得られた。

【0022】次に、図3(c)に示すように、感光性樹脂層26のひな形にガラスペースト28を充填する。充填に際しては、スクリーン印刷用のスキージをひな形に接触させながら、パターンを斜めに横切るように移動させてペーストを充填するとともに、はみ出した余分なペーストを掻き取るようにした。充填後、150℃にて20分乾燥させ、この充填・乾燥工程を5回繰り返した。

【0023】そして、図3(d)に示すように、感光性樹脂層26のひな形を除去し、焼成を行って絶縁層29を形成する。具体的には、40℃に保った無水炭酸ナトリウム3wt%水溶液に浸漬し、ドライフィルムレジストのひな形を剥離した。ペーストが剥がれることなく良好に剥離することができた。ひな形を剥離した後、ピーク温度550℃で焼成した。これにより高さ113 \pm 5 μ mの均一性の高い良好な絶縁層29が得られた。

【0024】(素子電極の形成) 予め、図4(a)に示すように、先にできた絶縁層29の空壁に電極形成用ペーストを充填して上部へのアクセス電極30を形成しておく。具体的には、Au電極形成用ペーストを用い、スクリーン印刷用のスキージを絶縁層29に接触させながら、パターンを斜めに横切るように移動させてペーストを充填するとともに、はみ出した余分なペーストを掻き取るようにした。充填後、150℃にて20分乾燥させた。次にピーク温度580℃で焼成した。

【0025】次に、図4(b)に示すように、絶縁層29のトに感光性樹脂層26を形成し、

31を所望パターンマスク32を介して露光する。具体的には、絶縁層29の上に厚さ25 μ mのドライフィルムレジスト(日本合成化学工業社製「日合アルフオンEF150」)を加熱ラミネート法で1層積層した後、超高圧水銀灯を光源とする平行光プリンターを用いて露光した。露光条件は波長265nmにて強度3200 μ W/cm²、照射量120mJ/cm²である。その後、図4(c)に示すように、現像を行って感光性樹脂層31の未露光部を除去する。ここでは、1%炭酸ナトリウム水溶液を用い、室温にてスプレー現像を行った。以上の工程で、所望のパターンを持つひな形が得られた。

【0026】次いで、図4(d)に示すように、感光性樹脂層31のひな形に電極形成用ペースト33を充填する。具体的には、Au電極形成用ペーストを用い、スクリーン印刷用のスキージをひな形に接触させながら、パターンを斜めに横切るように移動させてペーストを充填するとともに、はみ出した余分なペーストを掻き取るようにした。充填後、150℃にて20分乾燥させた。

【0027】そして、図4(e)に示すように、感光性樹脂層31のひな形を除去し、焼成を行って素子電極34を形成する。具体的には、40℃に保った無水炭酸ナトリウム3wt%水溶液に浸漬し、ドライフィルムレジストのひな形を剥離したところ、ペーストが剥がれることなく良好に剥離することができた。ひな形を剥離した後、ピーク温度580℃で焼成を行った。これにより高さ7 \pm 0.5 μ mの均一性の高い良好な電極配線が得られた。以上の工程により素子電極33が形成できた。

【0028】(上配線の形成)まず、図5(a)に示すように、素子電極34を覆うようにして基板上に感光性樹脂層35を形成し、当該感光性樹脂層35を所望パターンマスク36を介して露光する。具体的には、基板上に厚さ50 μ mのドライフィルムレジスト(日本合成化学工業社製「日合アルフオンEF150」)を加熱ラミネート法で1層積層した後、超高圧水銀灯を光源とする平行光プリンターを用いて露光した。露光条件は波長265nmにて強度3200 μ W/cm²、照射量120mJ/cm²である。その後、図5(b)に示すように、現像を行って感光性樹脂層35の未露光部分を除去する。ここでは、1%炭酸ナトリウム水溶液を用い、室温にてスプレー現像を行った。以上の方法で、所望のパターンを持つひな形が得られた。

【0029】次いで、図5(c)に示すように、感光性樹脂層35のひな形に電極形成用ペースト37を充填する。具体的には、Au電極形成用ガラスペーストを用い、スクリーン印刷用のスキージをひな形に接触させながら、パターンを斜めに横切るように移動させてペーストを充填するとともに、はみ出した余分なペーストを掻き取るようにし、この充填・乾燥工程を5回繰り返した。充填後、150℃にて20分乾燥させた。

【0030】次に、図5(d)に示すように、感光性樹脂層35のひな形を除去し、焼成を行って上配線38を形成する。具体的には、40℃に保った無水炭酸ナトリウム3wt%水溶液に浸漬し、ドライフィルムレジストのひな形を剥離したところ、ペーストが剥がれることなく良好に剥離することができた。ひな形を剥離した後、ピーク温度550℃で焼成した。これにより高さ7 \pm 0.5 μ mの均一性の高い良好な電極配線が得られた。以上の工程により上配線38が形成できた。

【0031】次に、有機パラジウム化合物を含む有機溶媒(奥野製薬工業社製「キャタペーストCCP」)をスクリーン印刷法で所望の位置に印刷した後、15分間放置してから約200℃で20分間焼成し、Pbからなる微粒子層からなる電子放出部形成用薄膜を形成した。以上の手順で電子源用基板を作製し、これを使用して画像表示用素子基板を作製したところ良好な電子放出特性を得た。

【0032】なお、上記で説明した工程において、感光性樹脂層は液状のレジストをコーティングすることで形成してもよい。このコーティング方法としては、スクリーン印刷法、スピンコート法、融着法、ロールコート法、リバーコート法、スプレー法、ディッピング法等がある。

【0033】また、総ての工程を充填法のみで行う必要はなく、一部を、蒸着法とフォトリソグラフィ法の組合せ、感光性ペーストを用いたフォトリソグラフィ法、サンドブラスト法、印刷法等で行い、充填法と組み合わせることも可能である。

【0034】

【発明の効果】以上説明したように、本発明は、絶縁性基板上に下配線、層間絶縁層、素子電極、上配線、電子放出部形成用薄膜を形成し、このようにして作製された電子源用基板に対してフォーミング処理を行って電子放出部を形成する画像表示用素子基板の製造方法において、前記下配線、層間絶縁層、素子電極、上配線の少なくとも1つを充填法により形成するようにしたことにより、従来はこれらを総て蒸着法とフォトリソグラフィ法の組合せで作製していたのに比べると、真空工程がなくなるか減少するので工程の簡略化が図れ、複雑な3次元積層形状も容易に作製することが可能となる。

【図面の簡単な説明】

【図1】従来の電子源の製造方法を示す工程図である。

【図2】充填法により下配線を形成する手順を示す工程図である。

【図3】充填法により層間絶縁層を形成する手順を示す工程図である。

【図4】充填法により素子電極を形成する手順を示す工程図である。

【図5】充填法により上配線を形成する手順を示す工程図である。



【符号の説明】

- 21 基板
22 感光性樹脂層
23 マスク
24 電極形成用ペースト
25 下配線
26 感光性樹脂層
27 マスク
28 ガラスペースト
29 絶縁層


- 30 アクセス電極
31 感光性樹脂層
32 マスク
33 電極形成用ペースト
34 素子電極
35 感光性樹脂層
36 マスク
37 電極形成用ペースト
38 上配線

10


【図1】




【図2】




【図3】



【図4】



【図5】



THIS PAGE BLANK (USPTO)